鎖相環(huán),鎖相環(huán)分類，鎖相環(huán)電路，鎖相環(huán)原理，鎖相環(huán)在SDH網(wǎng)絡(luò)中的應(yīng)用
分類:模擬鎖相環(huán)電路/數(shù)字鎖相環(huán)電路
使用數(shù)字鎖相環(huán)集成電路CD4046。由圖可見，它有一個(gè)方波壓控振蕩器（VCO）和三個(gè)相位比較器。
三個(gè)相位比較器分別是：
1.異或相位比較器（NOR），即PC1，其相位鎖定范圍為0~180o；
2.相位-頻率比較器（PFD），即PC2，其相位鎖定范圍為-360o~360o；
3.JK觸發(fā)相位比較器（JK），即PC3，其相位鎖定范圍為0~360o。
鎖相環(huán)是一種控制晶振使其相對(duì)于參考信號(hào)保持恒定相位的電路，在數(shù)字通信系統(tǒng)中使用比較廣泛。目前微處理器或DSP集成的片上鎖相環(huán)，主要作用則是通過軟件實(shí)時(shí)地配置片上外設(shè)時(shí)鐘，提高系統(tǒng)的靈活性和可靠性。此外，由于采用軟件可編程鎖相環(huán)，所設(shè)計(jì)的系統(tǒng)處理器外部允許較低的工作頻率，而片內(nèi)經(jīng)過鎖相環(huán)微處理器提供較高的系統(tǒng)時(shí)鐘。這種設(shè)計(jì)可以有效地降低系統(tǒng)對(duì)外部時(shí)鐘的依賴和電磁干擾，提高系統(tǒng)啟動(dòng)和運(yùn)行的可靠性，降低系統(tǒng)對(duì)硬件的設(shè)計(jì)要求。
TMS320F28l2處理器的片上晶振和鎖相環(huán)模塊為內(nèi)核及外設(shè)提供時(shí)鐘信號(hào)，并且控制器件的低功耗工作模式。片上晶振模塊允許使用2種方式為器件提供時(shí)鐘，即采用內(nèi)部振蕩器或外部時(shí)鐘源。如果使用內(nèi)部振蕩器，必須在XI/XCLKIN和X2這兩個(gè)引腳之間連接一個(gè)石英晶體，一般選用30 MHz。如果采用外部時(shí)鐘，可以將輸人的時(shí)鐘信號(hào)直接接到XI/XCLKIN引腳上，而X2懸空，不使用內(nèi)部振蕩器。晶體振蕩器及鎖相環(huán)模塊結(jié)構(gòu)如圖1 所示。
圖1 晶體振蕩器及鎖相環(huán)模塊
外部XPLLDIS引腳可以選擇系統(tǒng)的時(shí)鐘源。當(dāng)XPLLDIS為低電平時(shí)，系統(tǒng)直接采用外部時(shí)鐘或外部晶振作為系統(tǒng)時(shí)鐘；當(dāng)XPLLDIS為高電平時(shí)，外部時(shí)鐘經(jīng)過PLL倍頻后為系統(tǒng)提供時(shí)鐘。系統(tǒng)可以通過鎖相環(huán)控制寄存器來選擇鎖相環(huán)的工作模式和倍頻的系數(shù)。表1列出了鎖相環(huán)配置模式。
表1 鎖相環(huán)配置模式
