D觸發(fā)器,D觸發(fā)器的分類(lèi),D觸發(fā)器參數(shù)指標(biāo)等
1.建立時(shí)間:
由維持阻塞觸發(fā)器的電路可見(jiàn),由于CP信號(hào)是加到門(mén)G3和G4上的,因而在CP上升沿到達(dá)之前門(mén)G5和G6輸出端的狀態(tài)必須穩(wěn)定地建立起來(lái)。輸入信號(hào)到達(dá)D端以后，要經(jīng)過(guò)一級(jí)門(mén)電路的傳輸延遲時(shí)間G5的輸出狀態(tài)才能建立起來(lái),而G6的輸出狀態(tài)需要經(jīng)過(guò)兩級(jí)門(mén)電路的傳輸延遲時(shí)間才能建立,因此D端的輸入信號(hào)必須先于CP的上升沿到達(dá)，而且建立時(shí)間應(yīng)滿足： tset≥2tpd。
2.保持時(shí)間：
為實(shí)現(xiàn)邊沿觸發(fā),應(yīng)保證CP=1期間門(mén)G5的輸出狀態(tài)不變,不受D端狀態(tài)變化的影響。為此，在D=0的情況下，當(dāng)CP上升沿到達(dá)以后還要等門(mén)G3輸出的低電平返回到門(mén)G5的輸入端以后,D端的低電平才允許改變。因此輸入低電平信號(hào)的保持時(shí)間為tHL≥tpd。在 D=1的情況下，由于CP上升沿到達(dá)后G4的輸出將G3封鎖，所以不要求輸入信號(hào)繼續(xù)保持不變,故輸入高電平信號(hào)的保持時(shí)間tHH=0。
3.傳輸延遲時(shí)間：
從CP上升沿到達(dá)時(shí)開(kāi)始計(jì)算,輸出由高電平變?yōu)榈碗娖降膫鬏斞舆t時(shí)間tPHL和由低電平變?yōu)楦唠娖降膫鬏斞舆t時(shí)間tPLH分別是:tPHL=3tpd tPLH=2tpd
4.最高時(shí)鐘頻率：
為保證由門(mén)G1～G4組成的同步RS觸發(fā)器能可靠地翻轉(zhuǎn)，CP高電平的持續(xù)時(shí)間應(yīng)大于 tPHL,所以時(shí)鐘信號(hào)高電平的寬度tWH應(yīng)大于tPHL。而為了在下一個(gè)CP上升沿到達(dá)之前確保門(mén)G5和G6新的輸出電平得以穩(wěn)定地建立，CP低電平的持續(xù)時(shí)間不應(yīng)小于門(mén)G4的傳輸延遲時(shí)間和tset之和，即時(shí)鐘信號(hào)低電平的寬度tWL≥tset+tpd
最后說(shuō)明一點(diǎn)，在實(shí)際集成觸發(fā)器中，每個(gè)門(mén)傳輸時(shí)間是不同的，并且作了不同形式的簡(jiǎn)化，因此上面討論的結(jié)果只是一些定性的物理概念。其真實(shí)參數(shù)由實(shí)驗(yàn)測(cè)定。在考慮建立保持時(shí)間時(shí)，應(yīng)該考慮時(shí)鐘樹(shù)向后偏斜的情況，在考慮建立時(shí)間時(shí)應(yīng)該考慮時(shí)鐘樹(shù)向前偏斜的情況。在進(jìn)行后仿真時(shí)，最大延遲用來(lái)檢查建立時(shí)間，最小延時(shí)用來(lái)檢查保持時(shí)間。
SD 和RD 接至基本RS 觸發(fā)器的輸入端，它們分別是預(yù)置和清零端，低電平有效。當(dāng)SD=0且RD=1時(shí),不論輸入端D為何種狀態(tài)，都會(huì)使Q=1，Q非=0，即觸發(fā)器置1；當(dāng)SD=1且RD=0時(shí)，觸發(fā)器的狀態(tài)為0,SD和RD通常又稱(chēng)為直接置1和置0端。我們?cè)O(shè)它們均已加入了高電平，不影響電路的工作。
工作過(guò)程如下：
