全差分開(kāi)關(guān)電容電路由于具有全差分電路的高輸出擺幅和對(duì)電源等共模噪聲的抑制以及開(kāi)關(guān)電容電路的高精度而成為常用電路形式[1,2,3,4,8]。而全差分電路設(shè)計(jì)的關(guān)鍵和難點(diǎn)是共模反饋電路的設(shè)計(jì)[2]。缺乏好的共模反饋電路會(huì)造成輸出共模電壓波動(dòng),并會(huì)通過(guò)電路的不對(duì)稱性而轉(zhuǎn)化為差分輸出,破壞差分輸出信號(hào)。另一方面,輸出共模偏離預(yù)定值會(huì)導(dǎo)致差分輸出擺幅受限,進(jìn)而造成削頂或削底失真,此時(shí)檢測(cè)出的共模值偏離實(shí)際輸出錯(cuò)誤的共模值,進(jìn)而返回錯(cuò)誤的控制電壓進(jìn)一步造成共模電壓偏離正常值,嚴(yán)重影響電路性能。
直到最近一直有各種論文在對(duì)開(kāi)關(guān)電容共模反饋電路進(jìn)行分析[3,4,5,6],但是各種分析仍然不能對(duì)開(kāi)關(guān)電容共模反饋進(jìn)行全面的系統(tǒng)的理論分析,并存在各種缺陷。由于和連續(xù)時(shí)間共模反饋電路的工作機(jī)理有些不同,并且處于采樣系統(tǒng)中,很難用連續(xù)域的手段進(jìn)行分析和仿真,所以長(zhǎng)期以來(lái)缺乏足夠的分析和設(shè)計(jì)的依據(jù),致使設(shè)計(jì)帶有一定的盲目性。