IP核,IP核的分類,IP核參數(shù)指標等
IP核的知識產(chǎn)權核心分為三大種類：硬核，中核和軟核。硬件中心是知識產(chǎn)權構思的物質表現(xiàn)。這些利于即插即用應用軟件并且比其它兩種類型核的輕便性和靈活性要差。像硬核一樣，中核（有時候也稱為半硬核）可以攜帶許多配置數(shù)據(jù)，而且可以配置許多不同的應用軟件。三者之中最有靈活性的就是軟核了，它存在于任何一個網(wǎng)絡列表（一列邏輯門位和互相連接而成的集成電路）或者硬件描述語言（HDL）代碼中。
軟IP內(nèi)核通常是用某種HDL文本提交用戶，它已經(jīng)過行為級設計優(yōu)化和功能驗證，但其中不含有任何具體的物理信息。據(jù)此，用戶可以綜合出正確的門電路級網(wǎng)表，并可以進行后續(xù)結構設計，具有最大的靈活性，可以很容易地借助于EDA綜合工具與其他外部邏輯電路結合成一體，根據(jù)各種不同的半導體工藝，設計成具有不同性能的器件。可以商品化的軟IP內(nèi)核一般電路結構總門數(shù)都在5000門以上。但是，如果后續(xù)設計不當，有可能導致整個結果失敗。軟IP內(nèi)核又稱作虛擬器件。
硬IP內(nèi)核是基于某種半導體工藝的物理設計，已有固定的拓撲布局和具體工藝，并已經(jīng)過工藝驗證，具有可保證的性能。其提供給用戶的形式是電路物理結構掩模版圖和全套工藝文件，是可以拿來就用的全套技術。
固IP內(nèi)核的設計深度則是介于軟IP內(nèi)核和硬IP內(nèi)核之間，除了完成硬IP內(nèi)核所有的設計外，還完成了門電路級綜合和時序仿真等設計環(huán)節(jié)。一般以門電路級網(wǎng)表形式提交用戶使用。
為了使IP 核集成更快速、更方便，縮短進入市場的時間，迫切需要一種標準的互聯(lián)方案，在這一背景下產(chǎn)生的片上總線OCB（on-chip bus）技術。目前，基于IP 核互連的總線結構較有影響力的有三種：IBM公司的Core Connect，ARM 公司的AMBA(Advanced MicrocontrollerBusArchitecture)和SilicoreCorp公司的Wishbone。
