IP內(nèi)核模塊,IP內(nèi)核模塊的分類,IP內(nèi)核模塊參數(shù)指標(biāo)等
IP內(nèi)核模塊有3 種不同形式：軟IP 核(soft IP core)、固IP 核(firm IP core)和硬IP 核(hard IP core)。
1．軟IP 核
軟IP 核主要是基于IP 模塊功能的描述。它在抽象的較高層次上對(duì)IP 的功能進(jìn)行描述，并且已經(jīng)過(guò)行為級(jí)設(shè)計(jì)優(yōu)化和功能驗(yàn)證。它通常以HDL 文檔的形式提交給用戶，文檔中一般包括邏輯描述、網(wǎng)表，以及一些可以用于測(cè)試，但不能物理實(shí)現(xiàn)的文件。使用軟IP，用戶可以綜合出正確的門電路級(jí)網(wǎng)表，進(jìn)行后續(xù)結(jié)構(gòu)設(shè)計(jì)，并借助EDA 綜合工具與其他外部邏輯電路結(jié)合成一體，設(shè)計(jì)出需要的器件。雖然，軟IP 的靈活性大，可移植性好，但同硬IP 相比，因?yàn)樗缓腥魏尉唧w的物理信息，所以如果后續(xù)設(shè)計(jì)不當(dāng)，很可能導(dǎo)致設(shè)計(jì)失敗。另外，后續(xù)的布局布線工作也將花費(fèi)大量的時(shí)間。
2．硬IP
核硬IP 核主要是基于IP 模塊物理結(jié)構(gòu)的描述。它提供給用戶的形式是電路物理結(jié)構(gòu)掩模版圖和全套工藝文件，是可以拿來(lái)就用的全套技術(shù)。其優(yōu)點(diǎn)為，完成了全部的前端和后端設(shè)計(jì)，已有固定的電路布局局和具體工藝，可以確保性能，并縮短SoC 的設(shè)計(jì)時(shí)間。但因?yàn)槠潆娐凡季趾凸に囀枪潭ǖ�，同時(shí)也導(dǎo)致了靈活性較差，難以移植到不同的加工工藝。
3．固IP 核
固IP 核主要是基于IP 模塊結(jié)構(gòu)的描述，可以理解為介于硬IP 和軟IP 之間的IP 核。固IP 一般以門電路級(jí)網(wǎng)表和對(duì)應(yīng)具體工藝網(wǎng)表的混合形式提交用戶使用。以便用戶根據(jù)需要進(jìn)行修改，使它適合某種可實(shí)現(xiàn)的工藝流程。近年來(lái)電子產(chǎn)品的更新?lián)Q代周期不斷縮短，而系統(tǒng)芯片的復(fù)雜程度卻在增長(zhǎng)，為了緩和這一矛盾，SoC 設(shè)計(jì)普遍采用基于IP 模塊的設(shè)計(jì)方法。因?yàn)镮P模塊是預(yù)先設(shè)計(jì)好的，并通過(guò)了驗(yàn)證，設(shè)計(jì)者可以把注意力集中于整個(gè)系統(tǒng)，而不必考慮各個(gè)模塊的正確性和性能，這除了能縮短SoC 芯片設(shè)計(jì)的時(shí)間外，還能降低設(shè)計(jì)和制造成本，提高可靠性。IP 重用技術(shù)使芯片設(shè)計(jì)從以硬件為中心，逐漸轉(zhuǎn)向以軟件為中心，從門級(jí)的設(shè)計(jì)，轉(zhuǎn)向IP 模塊和IP 接口級(jí)的設(shè)計(jì)。
