VHDL,VHDL的分類,VHDL參數(shù)指標(biāo)等
1、ENTITY（實(shí)體）
格式：
Entity 實(shí)體名 IS
[類屬參數(shù)說明]
[端口說明]
End Entity；
其中端口說明格式為：
PORT(端口名1，端口名N：方向：類型）
其中方向有: IN , OUT, INOUT, BUFFER, LINKAGE
2、Arcthitecture（構(gòu)造體）
格式：
Arcthitecture 構(gòu)造體名 of 實(shí)體名 is
[定義語句] 內(nèi)部信號(hào)、常數(shù)、元件、數(shù)據(jù)類型、函數(shù)等的定義
begin
[并行處理語句和block、process、function、procedure]
end 構(gòu)造體名；
除了entity(實(shí)體)和architecture(構(gòu)造體)外還有
另外三個(gè)可以獨(dú)立進(jìn)行編譯的設(shè)計(jì)單元
Package（包集合）屬于庫結(jié)構(gòu)的一個(gè)層次，存放信號(hào)定義、常數(shù)定義、數(shù)據(jù)類型、元件語句、函數(shù)定義和過程定義。
Package Body 具有獨(dú)立對(duì)端口(port)的package
configuration（配置）描述層與層之間的連接關(guān)系以及實(shí)體與構(gòu)造體之間關(guān)系。
1、bit(位)： `0` 和`1`
2、bit-Vector(位矢量)： 例如：``00110``
3、Boolean “ ture”和“false”
4、time 例如：1 us、100 ms，3 s
5、character 例如：‘a(chǎn)’、’n’、’1’、 ’0’
6、string 例如：“sdfsd”、”my design”
7、integer 32位例如：1、234、-2134234
8、real 范圍-1.0E38~+1.0E38 例如：1.0、2.834、3.14、0.0
9、natural 自然數(shù) 和 positive 正整數(shù)
10、senverity level （常和assert語句配合使用）包含有：note、warning、error、failure
